(3) Japanese Patent Application Laid-Open No. 62-213167 (1987).

5

This reference corresponds to United States Patent No. 4,798,810

⑲ 日本国特許庁(JP)

@特許出願公開

四公開特許公報(A)

昭62-213167

@Int_CI_4

識別記号

庁内整理番号

每公開 昭和62年(1987)9月19日

H 01 L 29/78

321

Y-8422-5F

審査請求 未請求 発明の数 4 (全9頁)

母発明の名称 パワーM

パワーMOSトランジスタの製造方法

②特 願 昭62-53236

经出 顧 昭62(1987)3月10日

優先権主張

型1986年3月10日母米国(US)到838217

砂発明 者

リチヤード エイ。ブ

アメリカ合衆国, カリフオルニア 94022, ロス アルト

ランチヤード

ス, モラ ドライブ 10724

⑫発 明 者 アドリアン コーガン

アメリカ合衆国, カリフオルニア 95129, サン ノゼ,

ハイド アベニユー 1175

②出 願 人 シリコニクス インコ

アメリカ合衆国。カリフオルニア 95054。サンタ クラ

ラ, ローレルウツド ロード 2201

ロボレイテッド ラ, ロ ②代 理 人 弁理士 小橋 一男 外1名

明和一个各

1. 発明の名称

パワーMOSトランジスタの製造方法

2. 特許請求の範囲

1. トランジスタの製造方法において、第1 導電型を持った第1半導体領域上に第1絶縁層を 形成し、前配第1絶線層上に導電性ゲートを形成 し、前記導電性ゲート上に第2絶縁層を形成し、 前記第2絶縁周上及び前記導電性ゲートによって 被覆されていない前記第1絶縁層の部分上にマス クを形成し、前記マスクは前記第2絶数周の一部 を固定する第1窓領域と前記第1半導体領域の一 部を固定する第2窓領域とを持っており、前記第 2 恋領域によって習定される前記第1半導体領域 の前記一部内に不純物を導入しその際に前記第1 半導体領域内に第2導電型の第2半導体弧奇を形 成し、前記第2半導体領域は誰記トランジスタに 対して深い本体領域として機能し、前記第1半導 体領域内に前記第2 夢電型の第3 半専体領域を形 成し、前記第3半導体領域は前記第2半退体領域

と隣接しており、前記第3半導体領域内に前記第 1導電型の第4半導体領域を形成し、前記第2結 縁層内に開口を形成し、前記開口は前記第1窓領 域によって画定され且つゲートコンタクトとして 機能することを特徴とする方法。

- 2. 特許請求の範囲第1項において、館配第 3及び第4半導体領域の機方向範囲は前記導型性 ゲートによって画定されていることを特徴とする 方法。

を使用することを特徴とする方法。

- 4. 特許請求の範囲第3項において、前記4 つのホトリソグラフィマスクの1つを使用して前記準電局をパターン化し、その際に前記ゲートにコンタクトするリード及び塩基第2及び第4半導体領域にコンタクトするリードを形成することを特徴とする方法。
 - 5. 特許請求の範囲第1項において、前記導 電性ゲートは多結晶シリコンであることを特徴と する方法。
 - 6. 特許前求の範囲第1項において、前記第 1. 絶録層は二酸化シリコン層及び窒化シリコン層 を有していることを特徴とする方法。
 - 7. 特許請求の範囲第1項において、前記トランジスタを取り巻くEQRを形成するステップを有することを特徴とする方法。
- 8. 特許請求の範囲第7項において、前記E QRは何等付加的な整合ステップを要することな く形成されることを特徴とする方法。
 - 9. 特許請求の範囲第7項において、第1と

護定され、前記導電性リングは前記導電性ゲート と同時的に形成されることを特徴とする方法。

13. トランジスタの製造方法において、第 1半導体領域上に第1絶縁層層を形成し、前記館 1半導体領域は第1導電型を持っており、前記第 1差縁層は二酸化シリコン上に形成した蜜化シリ コン層を有しており、前記第1絶級層上に導電性 ゲートを形成し、前記導電性ゲート上に第2絶縁 層を形成し、蘚記第2絶縁層上及び前記遺離性ゲ ートによって被覆されていない前記第1絶縁層の 部分上にマスクを形成し、前記マスクは誰記第1 始録暦の一部を画定する第1窓領域及び前記第1 半導体領域の一部を蘇定する第2窓領域を持って おり、前記第2窓領域内の前記監化シリコン層の 該部分を除去し、前記第2窓領域によって資定さ れる前記第1半導体領域の前記部分内に不統物を 導入しその際に前記第1半導体領域内に第2導電 型の第2半導体領域を形成し、前記第2半導体領 城は前記トランジスタに対して深い本体領域とし て機能するものであり、前記第2半導体領域上に

第2と第3の導電層を形成し、前記第1導電層は 前記ゲートと電気的にコンタクトしており、前記 第2導電層は前記第2及び第4半導体領域と電気 的にコンタクトしており、前記EQRは前記第3 連電層を有することを特徴とする方法。

- 10. 特許請求の範囲第9項において、前記E QRが、前記第1半事体領域内に形成された前記 第2導電型の第5半導体領域と、前記第5半導体 領域内に形成した前記第1導電型の第6半導体 域を有しており、前記第3導電層は前記第6半導 体領域上方でそれと電気的にコンタクトして形成 されており、前記第3導電層も前記第5及び第1 半導体領域と電気的にコンタクトしていることを 特徴とする方法。
- 11. 特許請求の範囲第10項において、前記第5及び第3半導体領域は同時的に形成され且つ前記第4及び第6半導体領域は同時的に形成されることを特徴とする方法。
- 12. 特許語求の範囲第10項において、前記 第5及び第6半導体領域は導電性リングによって

 を除去しその際に前記第2及び第4半導体領域の 部分を奪出させ、前記第2及び第4半導体領域の 前記載出された部分上に導電物質を形成すること を特徴とする方法。

15. 特許語求の範囲第14項において、前記第2半導体領域を形成するステップの前に前記第1 窓領域内に前記第2 絶縁層の前記部分を除去することを特徴とする方法。

16. 第1 專電型の第1 半導体領域内に形成されるトランジスタにおいて、前記トランジスタはBQRによって横方向が取り巻かれており、前記第1 半導体領域内に形成された第2 導電型の第2 半導体領域内に形成された前記第1 導電型の第3 半導体領域、前記第3 半導体領域上でそれと電気的にコンタクトして形成された第1 導電層、を有しており、前記第1 導電型の記第2 及び第1 半導体領域と電気的にコンタクトしていることを特徴とするトランジスタ。

17. 特許請求の範囲第16項において、前記・第1導電燈は金属であることを特徴とするトラン

3. 発明の詳細な説明

本発明はMOSトランジスタに関するものであって、更に詳細には、最小数のマスクステップでMOSトランジスタを製造する方法に関するものである。本発明は更に二重拡散型MOS (DMOS)トランジスタに関するものである。

DMOSトランジスタは、共通の始部又は境界から逐次導入した不純物の拡散における差異によ

ジスタ.

18. 特許請求の範囲第16項において、前記トランジスタを検方向に取り題んでフィールド制限リングが設けられており、前記第1導電層は前記フィールド制限リングを検方向に取り阻んでおり、前記フィールド制限リングの端部は前記第2及び第3半導体領域の端部を画定していることを特徴とするトランジスタ。

って函定されるチャンネル長さを持ったMOSトウンジスタを認ったMOSトランジスタを認ってある。DMOSトランジスタを認ってある。Baliga et al.に対して発行された国特第4,443,931号に開示された米国特第4,443,931号に開示されたの知り、使用することが現立しい。その理由の1つストの数を最小とされる。従来公知の如く、空を許なるの数を表示とされる。従来公知の如く、空を許なるの数を表示とされる。が最小とされると、その結果とある。

マスクステップの数を最小とする別の理由は、 製造プロセスの複雑性が対応して減少され且つト ランジスタを製造するコストが低減されるからで なる

本発明は以上の点に増みなされたものであって、 上述した如き従来技術の欠点を解消し、 寸法を及 小とし更に低コストのトランジスタ及びその製造 方法を提供することを目的とする。

その結果符られるゲートは、1実施例においては二酸化シリコンを有する第2絶縁層で被覆で被でである。 第2ボトリングラフィックマスクをウエハ上に形成する。本発明の1つの新規な特徴に従って、鉄第2マスクはDMOSトランジスタので、本体領域を画定する第1窓領域の両方を有している。

政深い本体領域上方の酸化物マスク、第2窓内の二酸化シリコン、及びソース及び本体のドライブインの期間中にソース領域上に形成されることのある二酸化シリコンをブランケットエッチングプロセスで除去する。次いで、ウエハの表面上に選電層(典型的には金属)を形成する為に退地ード及びソース/本体リードを形成する為に退地

該第2 寒質域内の第2 絶象層の部分を除去する。 重要なことであるが、該第1 窓領域内の窒化シリコン層の部分も除去し、且つ半導体基板の下側に 存在する部分が熱的にドープされるか又は P型ドーパントでイオン往入され、その際に深い本体 (デープポディ即ちdeep body)領域を形成する。

次いで、第2窓領域内に二酸化シリコン層を真 型的には熱酸化によって形成する。重要なこととであるが、第1領域内の二酸化シリココ級原 類は関域内の二酸化シリココ級原 関はない、第1の間にないのの間にないで、一般では他のでは、第1の間にないでは、10の間にはないでは、10の間にはないでは、10の

層をパターン化する為に第3ホトリソグラフィマ スクをウエハへ付与する。

1 実施好において、本トランジスタは等電位リング(EQR)によって積方向が取り囲まれている。本発明の1つの新規な特徴に拠れば、EQRはP領域(ボディー即ち本体領域と同時的に形成される)と、該P領域内のN+領域(ソース領域と同時的に形成される)及びN+領域上に形成さ

れる導電性リング(ゲートリード及びソース/本体リードと同時的に形成される)とを有している。 該導電性リングは型気的に基板。P領域、N+領域、投資を含むしており、且つトランジスタドレインと同一の電圧にパイアスされている。以下に更に詳細に説明する如く、EQRはDMOSトランジスタの信頼性を向上させている。重要なことであるが、EQRは何等エキストラなマスキングステップ無しに形成することが可能である。

以下、添付の図面を参考に、本発明の具体的実施の建様に付いて詳細に説明する。

oiのシート抵抗ヘドープさせる。

次いで、多結晶シリコン層16をホトレジスト 周18で被覆し、次いでそれを従来の態様でパタ - ン化し、その際に多結晶シリコン層16の部分 16 a 乃至 16 d を露出させる。多結品シリコン 暦16の露出部分16a乃至18dを次いで除去 し、その際に多結晶シリコンゲート16c及び1 6 f 及びフィールド制限リング16gを第2回に 示した如くを残存させる。(その他の実施例にお いては、ゲート16e及び16f及びフィールド 制限リング16gは多結晶シリコン以外の物質、 例えば耐火性金瓜又はシリサイド等の金属とする ことが可能である。) 多結晶シリコン16 e 及び 16 f は別体の構成の如くに見えるが、1 実施例 においては、それらは死2図の斯面の外似で巡結 された単一の巡校する多給品シリコンゲート17 である。(1実施例において、ゲート16o及び 16 f は単一の進続する領域ではない。然し乍ら、 この様な実施例において、ゲート16e及び16 fは関後に形成される尊電用で電気的に一体的に

も可能である。(本明順書においては、「ウエハ」という用語は基板10及び基板10上に間接的に 又は直接的に形成した全ての層を包含するものと する。)

二酸化シリコン暦12は典型的に約50ナノメータ(nm)の厚さへ熟的に成長される。窒化シリコン暦14を次いで二酸化シリコン暦12上に形成する。窒化シリコン暦14も典型的に約50nmの厚さであり、且つ典型的に化学蒸着即ちてVDによって形成される。以下に詳細に説明する如く、二酸化シリコン暦12及び変化シリコン暦14は爾後に形成されるDMOSトランジスタに対するゲート総線膜として機能する。

次いで、多結基シリコン暦16を弦化シリコン暦14上に形成する。1実施例においては、多結晶シリコン暦16をCVDによって約500nmの厚さへ形成する。以下により詳細に説明する如く、多結晶シリコン暦16はDMOSトランジスタのゲートとして機能する。多結晶シリコン暦16を次いで満の如きΝ型ドーパントで約15Ω/

接続させることが可能である。)以下に説明する
如く、フィールド制限リング16gは本トランジ
スタを取り囲み且つリング16gを取り巻く頭役
に形成されるEQRを画定する。この様に、ホトレジスト房18は、DMOSトランジスタを取り巻
てルド制限リング、及び本トランジスタを取り巻
くEQRを画定する第1マスクとして機能する。

第3回を参照すると、ホトレジスト層18の残存部分を除去し且つ多結品シリコンゲート17及びリング16gを二酸化シリコン層20で被取する。1実施例において、二酸化シリコン層20を約500nmの厚さへ然的に成長させる。

次いで、ウエハをホトレジスト暦22で被覆し、 該ホトレジスト暦22を公知の態様でパターン化 し、その際にホトレジスト暦22内に恋領域22 a,22b,22cを形成する。以下の説明から 明らかな如く、恋領域22aは多結晶シリコンゲ ート17へ電気的コンタクトを画定し、一方恋領 域22b及び22cはDMOSトランジスタのP +ディープボディー領域即ち深い本体領域を画定 する.

* 5

۶

第4図を参照すると、窓領域22a内の二酸化 シリコン尼20の一部20aを除去し且つ家領域 22 b 及び22 c 内の窒化シリコン暦14の部分 を除去する。1実施例において、部分20 a はウ エハを級衡HF溶液中に浸渍させることによって 除去する。重要なことであるが、ホトレジスト層 22は二酸化シリコン暦20の下側に存在する部 分を保護する。然し乍ら、窓領域22a内に二融 化シリコン暦20の部分は保護されておらず、従 ってHF箔被によって除去される。更に、窓領域 22 b 及び 22 c 内に前のプロセスステップ中に 典型的に5万至10nmの厚さに形成される機化 窒化物表面周もHF溶液によって除去される。そ の後に、ウエハを延衡HF疳紋から除去し且つ、 例えば、燐酸溶液中に浸染させ、誠燐酸溶液は窓 領域22b及び22c内の窒化シリコン暦14の 部分を除去し、その際に窓領域14a及び14b を形成する。次いで、ウエハを燐酸溶液から取り だし、且つホトレジスト暦22を除去する。その・

17内のN型ドーパント濃度が高い為に、ゲート 夢電度はこのプロセス中に著しく変化されること はない。更に注意すべきことであるが、窓領域 1 4 a 及び 1 4 b 内に二酸化シリコン層 1 2 の部分 は、惣領域 1 4 a 及び 1 4 b 内の半導体物質内に 不純物が不所望に導入されることを防止し且つ簡 後の高温処理ステップ中にポロンが不本意に喪失 することを防止する。

大いで、ウエハをドライブインプロセスに舞星させる。このドライブインプロセスの団に、多結晶16 e上に稼い二酸化シリコン層20 b が形成される(奥型的に約50 n mの厚さ)。更に、P + の深い本体領域24上の二酸化シリコン層12 の部分25 も厚さが増加する。重要なことであるが、P+領域24の拡散の間、二酸化シリコン層20 b 及び25 は不納物がゲート17の外方へ且つ拡板10内へ拡散することを助止する。

・第6 a 図は製造プロセスのこの時点におけるトランジスタの一部を示した平面図である。領域24 は図面を簡単化する数に第6 a 図中には示して

箱果得られる構成体を第5回に示してある。

本発明の別の実施例においては、夫々二酸化シリコン暦 2 0 と窒化シリコン暦 1 4 をエッチする 為にHF溶液と燐酸を使用する代わりに、プラズマエッチング、反応性イオンエッチング、又はイオンミリングを使用することが可能である。

いない。

ゲート17又は多結品シリコンリング16gに よって被覆されていない窒化シリコン層14の部 分を次いで除去する。1 実施例においては、この ことは、ウェハを複融格被中に浸渍させることに よって行われる。然し乍ら、哀化シリコン層14 の第出部分をその他の方法によって除去させるこ とも可能であり、例えば反応性イオンエッチング 又はプラズマエッチングを使用することが可能で ある。二酸化シリコン層20b及び二酸化シリコ ン暦12の舞出部分を、ウエハを枝衡HF溶被中 に没瀆させることによって除去する。その他の实 施例においては、周20b及び二酸化シリコン層 12の露出部分をプラズマエッチング又は反応性 イオンエッチングで除去する。重要なことである が、二酸化シリコン層20(500 nm)及び2 5 (220万至230nm) の厚さの為に、二酸 化シリコン層20及び25はこのエッチングプロ セスの間略不変のまま疫存する。更に、ゲート1 7及び多結晶シリコンリング16g下側の窒化シ

リコン暦14及び二酸化シリコン暦12の部分も 残存する。重要なことであるが、本プロセスのこ の点迄において、2つのホトリソグラフィックマ スクをウエハへ適用したに過ぎない。

第7図を参照すると、P型本体領域26を、例えばイオン注入によって形成する。1 実施例においては、約5×10¹³イオン/でのドーズ量では、初50 Ke Vの注入エネルギでポロンイオンを参析10内に注入では、重要はゲート17の場がでは、大力によって、対力のでは、何等ではなって、対して、クエハにドライブインプロセスを変施する。

本体領域26と同時的にP型領域26aが形成される。然し乍ら、前述した如く、P領域26aは本体領域として機能することはなく、むしろEQRの一部として機能する。

その後に、N+ソース領域28を、例えばイオン注入によって形成する。1実施例においては、

属である。導電層30は、ゲートむードとしてのみならずトランジスタ用のソース/本体リードとしてのして機能する。次いで、ウエハをホトレジスト層32で被覆し、該ホトレジスト層32を従来の機様でパターン化し、その際に導電層30の番出部分を次いで第8個に示す如く除去する。

 砒素イオンを約5×10¹⁵イオン/プのドーズ量で且つ約40KeVの注入エネルギで基板10内にイオン注入させる。N+ソース領域28の検方向範囲もゲート17の締部27と二酸化シリコンの締部によって調定される。次ので、ウェハに対して別のドライブインプロセスを運動で、二酸化シリコン25及び同一のドライブイン25及び同一のドライブロセス中にソース領域28上又はは、何はカーに形成される任意の二酸化シリコとは、何はカーに形成される任意が中に浸透させる。はウェッチングプロセスによって強力である。

N+ソース領域28と同時的にN+領域28 aが形成される。然し乍ら、前述した如く、N+領域28 aはソース領域として機能するのではなく、むしろEQRの一部として機能する。

第8回を参照すると、ウエハは導電局30で被 優されている。導電局30は典型的には、アルミ ニウム又はアルミニウム合金の知き金属層である。 その他の実施例においては、同演奏30は別の金

パッドにおける導電層30の部分を第出させる。 パッシベーション層34をパターン化した後、

ウエハの底部上に導電層36(典型的にアルミニウム等の金属)を形成する(第9図)。導電图36はドレインコンタクトとして機能し、且つ典型的にはパターン化されない。

 (Surface Breakdown In Silicon Planar Diodes Equipped With Field Plate)」、ソリッドステートエレクトロニクス、1972、第15巻の文献に記載されている。

前述した如く、多結品リング16gはフィールド制限リングとして機能する。リング16gはカイル 型的にウエハ上に形成されているその他の構成から電気的に絶縁されている。別の実施例においては、複数値の多結品シリコンフィールド制限リングはトランジスタを取り巻いてトランジスタの信頼性を更に向上させている。

理解される如く、4つのホトリングラフィマスクのみを必要とするDMOSトランジスタを設置する方法に付いて詳細に説明した。本方法は簡単であり且つ整合公益の要件を最小とさせている。 従来のトランジスタよりも一層小さな典型的なな 、本発明方法で製造されるトランジ が可能である。例えば、典型的とな 来のトランジスタにおいて、ゲート対ケート距離 く例えば、多結局シリコン16eか616fへの

に説明したが、本発明はこれら具体例にのみ限定されるべきものでは無く、本発明の技術的範囲を 逸脱すること無しに種々の変形が可能であること は勿論である。例えば、このプロセスを使用成 い及びPチャンネルトランジスタの両方を形成 ることが可能である。更に、このトランジス を 数内又は基板上に形成したエピタキシャル 関内 に形成することが可能である。

4. 図面の簡単な説明

第1回乃至第8回は本発明に基づく製造方法の種々のステップにおけるDMOSトランジスタの一部を示した各級略断面図、である。

(符号の説明)

10:半導体基板

12:二酸化シリコン層

14: 室化シリコン層

16:多結品シリコンタ

17:ゲート

18:ホトレジスト層

22: 窓領域

距離)は約25万至30ミクロンである。本発明のこのプロセスを使用することによって、この距離は約22万至28ミクロンへ減少させることが可能である。このことは、複数個の正方形セルを使用するトランジスタの表面積の約20%の節約を表している。

別の実施例において、上述したプロセスを使用して絶数ゲートバイポーラトランジスタを形成する。この様な実施例においては、ソース28.本体26及び深い本体領域24がN型エピタキシャル層内に形成され、それはP+基板上に形成される。絶縁ゲートトランジスタの動作は、Baligaetal. 著の「絶録ゲートトランジスタ: 新しい3 端子MOS制舞型バイポーラデバイス (Insulated Gate Transistor: & New Three-Terminal MOS-Controlled Bipolar Device)」、IEEEトランズアクションオンエレクトロンデバイシーズ、EDー31巻、No.6、1984年6月、に詳細に記載されている。

以上、本発明の具体的実施の態様に付いて詳細

25:二酸化シリコン

26:本体領域

28:ソース領域

30: 導電層


34:パッシベーション層

特許出願人 シリコニクス インコーポ

レイテッド

代理人 小橋 — 男

小 植 正 5







FIG._6a



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.